

任津铭 (Jinming Ren)

[marcobisky](#) | [marcobisky.github.io](#) | [marcobisky@outlook.com](#) | [+86 17882004164](#)

教育背景

电子科技大学 (UESTC) 2022 年 9 月 — 至今

格拉斯哥大学 (UofG), 双学位项目 2022 年 9 月 — 至今

- 专业学位:** 电子与通信工程 (ECE) 学士; GPA: 3.87/4.0, 排名: 2/164 (前 1.2%).
- 相关课程:** 信息论, 人工智能与机器学习, 随机过程, 数字电路设计等.
- 线上课程:** 抽象代数, 复分析, 微分几何, 凸优化等.

研究与项目经历

边缘 TinyML 的 RISC-V 加速器系统级软硬件协同设计 2025 年 9 月 — 至今

研究助理, 李耘教授, 电子科技大学

- 基于谷歌 2025 年最新 Coral NPU 端到端开源框架, 使用 RISC-V Vector (RVV) 汇编和 C 内联函数移植并加速了 MobileViT 模型中的深度可分离卷积层 (DSC) 和注意力层, 实现了边缘设备上的图像识别推理.
- 使用 Verilator, Cocotb, Bazel 和 CMakeLists 进行仿真和构建, 在 Arty A100T FPGA 上测试实时摄像头输入、使用 UART 与 Linux 通信输出物体位置.

YOPO: You Pick Only Once — 轻量级目标跟踪算法 2025 年 9 月

- 开发了一种只需一次初始选择的轻量级目标跟踪算法, 避免了每一帧上 DNN 前向传播的密集计算.
- 利用基于归一化互相关系数 (NCC) 的匹配和自适应核的更新, 实现了高精度跟踪颜色和大小渐变的目标.

自主四旋翼系统的控制与计算机视觉 2025 年 2 月 — 2025 年 6 月

- 开发了一款用于目标检测、路线规划和闭环飞行控制的自动四旋翼飞行器.
- 使用 ROS2 和 OpenCV 库实现了原创设计的计算机视觉算法, 用于实时着陆区域检测.

完整单周期 RV32I CPU 内核的设计与可视化 2025 年 1 月 — 2025 年 3 月

- 使用 Verilog 从零手搓了一个单核、单周期 32 位 RISC-V CPU, 使用 Verilator 仿真, 并在 Digital 软件中进行了工作原理可视化, 已在 Github 上开源.
- 构建了完整的数据通路, 包括 PC、取指器、译码器、寄存器堆、ALU、基于 LRU 的 L1 缓存等, 支持 GPIO, IIC, UART 等基本外设.
- 使用 RISC-V 汇编实现了一个引导程序, 以及使用 C 语言实现了基本的 delay 和 GPIO 库. 使用 RISC-V GNU 工具链进行交叉编译和仿真.

面向嵌入式系统的 CNN/LSTM 2024 年 2 月 — 2024 年 5 月

- 设计并基于 STM32 微控制器实现了 CNN 与 LSTM 模型的推理, 实现了高精度和低延迟的患者跌倒检测预警、体温监测及数据曲线的可视化.
- 本地化采集、标注并构建了三轴加速度时序数据集. 在 Linux 环境下完成模型训练, 使用 C++ 和 MbedOS 库在 STM32 上进行了硬编码实现与算法加速.

相关技能

IT 技能 Latex, Quarto Markdown, Linux, Manim, Github.

编程语言 C/C++, Python, RISC-V Assembly, Verilog, Makefile, Bazel, Chisel, Matlab.

英语 英语四六级 (615, 573), 雅思 7 (8/7/7/6.5)

奖项

电子科技大学一等学业奖学金 (前 5%) 2023 年 12 月, 2024 年 12 月

国家奖学金 (前 0.2%) 2024 年 12 月

全国第七届大学生艺术展演一等奖 (小提琴声部) 2024 年 9 月